



# **MAERI: Enabling Flexible Dataflow Mapping over DNN Accelerators via Reconfigurable Interconnects**

Mac Alfred Pinnock Chacón  
Ronny Santamaría Vargas  
Jafet García Brenes  
Nasser Brown Aparicio



# Agenda

1. ¿Que es MAERI?
2. Metodología de diseño
3. Arquitectura propuesta
4. Exploración del diseño
5. Restricciones
6. Aplicaciones prácticas
7. Conclusiones




## ¿Que es MAERI?

- Los modelos DNN varían en parámetros como:
  - Dimensiones de filtros
  - Dimensiones de entrada
  - Cantidad de capas intermedias
- Los aceleradores DNN suelen ser optimizados para un solo modelo.
- Multiply-Accumulate Engine with Reconfigurable Interconnect (MAERI).
- Se propone como metodología de diseño. No como una topología fija.

## ¿De dónde vienen los Dataflows?

- Un mismo DNN puede generar múltiples patrones de comunicación.
- El mismo algoritmo puede ejecutarse de múltiples formas:
  - Loop Reordering.
  - Hardware Mapping.
  - Layer Fusion.
- Optimizaciones sobre el DFG:
  - Sparsity.
  - Pruning.
- Diferentes topologías, mapeos y optimizaciones generan distintos dataflows.



**Figure 2.** Techniques to optimize dataflows in DNN accelerators



# Limitante para la optimización del Dataflow

- Los aceleradores existentes están diseñados para un conjunto fijo de patrones de comunicación.
- Las redes neuronales modernas son cada vez más diversas.
- Los aceleradores tradicionales acoplan fuertemente:
  - Processing Elements (PEs)
  - Network-on-Chip (NoC)
- A medida que aparecen nuevos dataflows, la utilización de los PEs disminuye.



## Creación del modelo funcional


- Cualquier dataflow puede descomponerse en 4 operaciones.
- Permite diseñar una arquitectura genérica independiente del tipo de DNN.

|                   |                                                                                                                                                                                                                  |
|-------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <b>Distribute</b> | Sending input activations and filter weights for each neuron to the various PEs from the PB. Distributes can be unicasts, multicasts or broadcasts, depending on the dataflow mapping.                           |
| <b>Compute</b>    | The <i>multiplication</i> of input activations with the weight to generate a partial sum (psum) in each PE.                                                                                                      |
| <b>Reduce</b>     | <i>Adding</i> the partial sums generated by PEs to generate the output activation of each neuron.                                                                                                                |
| <b>Collect</b>    | Transferring the final output activations from multiple PEs to the PB, to be used as inputs to the next layer. Collect can also be used to store psums in case the entire neuron does not fit over the PE array. |

**Table 2.** Taxonomy of On-Chip Communication Flows.


# Proposición de topología

- Distribution Network
  - Chubby Tree
  - Multicast eficiente
  - Distribución flexible de datos
- Reduction Network
  - Augmented Reduction Tree (ART)
- Problema de un árbol tradicional:
  - No puede mapear múltiples reducciones simultáneamente.
- Solución:
  - Forwarding links.
  - Chubby links.



**Figure 6.** Motivation for Augmented Reduction Tree (ART). Three neurons are mapped over five multipliers each. Each neuron generates one output using the adder tree for reduction. Red links in (a) and (b) represent congested links, thick links in (c) and (d) represent links with double bandwidth. The forward links (FL) in the ART are bi-directional.

# Arquitectura Propuesta



Vista general de MAERI. Obtenido de [1]



## Arquitectura Propuesta: Adder Switch (AS)

- Permite mapeo de *adder trees*
- *Switch* programable que permite modificar las reducciones




Diagrama de Adder Switch. Obtenido de [1]

## Arquitectura Propuesta: Multiplier Switch (MS)

- Switch programable que permite tener *data forwarding* local
- CNNs lo usan para sumas parciales de los pesos y valores de activación.
- RNNs lo usan para valores de compuertas, activación de entradas y activación de salidas previas





Diagrama de Multiplier Switch.  
Obtenido de [1]

## Arquitectura Propuesta: Árbol de Reducción


- Usa topología *Augmented Reduction Tree* (ART)
- Es aumentado con enlaces adicionales hacia nodos 'padres' dentro del mismo nivel
- Permite reducciones *non-blocking* de tamaños arbitrarios



Árbol de Reducción.  
Obtenido de [1]


## Arquitectura Propuesta: Árbol de Distribución

- Basado en árboles binarios gordos
- Los últimos niveles presentan MS interconectados.
- Datos atraviesan desde el Prefetch Buffer hasta los MS en un ciclo



# Exploración del diseño

- MAERI fue implementado en Bluespec SystemVerilog, BSV.
- Es comparado con arquitecturas como Eyeriss / Row-stationary accelerator, Systolic array.
- Se evaluaron métricas como el área abarcada, potencia, latencia, uso y acceso a SRAM.



**Figure 11.** Area and power breakdown of MAERI, systolic array and Eyeriss. Comp match (a,b) and area match (c,d) indicate design points with the same number of compute units and area as Eyeriss (Table 3). The left and right column plots area (a, c) and power (b, d), respectively. (e) plots the post place-and-routed area of MAERI, systolic array and Eyeriss, normalized to the 16 PE systolic array.



## Restricciones y tradeoffs de diseño

- DNNs cambian en tipo de capa, tamaño y sparsity
- Aceleradores rígidos = alta eficiencia, baja flexibilidad
- MAERI propone interconexiones reconfigurables
- Tradeoff central: flexibilidad vs costo en hardware



# Restricciones y tradeoffs de diseño

Rendimiento / Energía / Escalabilidad

- Rendimiento: mejora utilización de PEs con dataflows irregulares
- Energía: reduce accesos y movimiento innecesario de datos
- Costo energético: agrega overhead por switches configurables
- Escalabilidad: árboles configurables escalan mejor que crossbar/mesh
- Límite: más PEs requieren más control y routing



# Restricciones y tradeoffs de diseño

## Complejidad / Flexibilidad

- Complejidad: requiere controlador y configuración por capa
- Flexibilidad: soporta CONV, LSTM, POOL, FC, sparse y cross-layer
- Ventaja: un mismo ASIC puede mapear múltiples dataflows
- Tradeoff final: más adaptable, pero menos simple que un acelerador fijo
- MAERI reporta mejor utilización, con overhead de potencia de 6.5%





# Aplicaciones prácticas

Una arquitectura como MAERI puede ser útil en:

- Aceleradores de inferencia para IA
- Dispositivos edge e IoT
- Sistemas embebidos con restricciones de energía
- Vehículos autónomos y robótica
- Centros de datos con cargas DNN variables
- Hardware para modelos con sparsity o capas heterogéneas



# Conclusiones

## Ventajas

- MAERI mejora la flexibilidad frente a aceleradores DNN rígidos.
- Permite mapear distintos dataflows en un mismo hardware.
- Aumenta la utilización de los PEs en capas y modelos variados.

## Limitaciones

- Agrega mayor complejidad de control y configuración.
- Introduce overhead de potencia por los switches reconfigurables.
- Su beneficio depende de una buena estrategia de mapeo.

## Conclusión general

- MAERI demuestra que la reconfigurabilidad interna puede hacer los aceleradores DNN más adaptables, manteniendo un balance razonable entre rendimiento, energía y flexibilidad.



## Referencias

[1] Hyoukjun Kwon, Ananda Samajdar, and Tushar Krishna. 2018. MAERI: Enabling Flexible Dataflow Mapping over DNN Accelerators via Reconfigurable Interconnects. SIGPLAN Not. 53, 2 (February 2018), 461–475.  
<https://doi.org/10.1145/3296957.3173176>